32.768KHZ（表晶）高精密電路設計
來源：http://www.diginow.com.cn 作者：kangbidz 2012年06月02
電子產品在我們日常生活中到處可見,比如電子手表,計時工具,計算器,時鐘顯示,還有我們現在離不開的電腦,電視機,手機和移動通訊設備等等。這些電子產品都有個共同點,那就是都需要里面的晶振來帶著它們運行。今天我們來認識一顆,在電子產品中很神奇的晶振（32.768KHZ,表晶）。
1 基本結構
由于以晶體振蕩器為核心的振蕩電路具有工作頻率很準,穩定,頻率僅與所選晶體器件的進度有關等諸多優點,從而在時鐘,監控等消費電子,軍工和通訊類芯片中得到極其廣泛的應用。但是,這種振蕩電路的工作性能的好壞不僅取決于晶體器件,而且與配合晶體工作的諧振回路的設計好壞息息相關。由于晶體器件一般外接,諧振回路一般內嵌在芯片內部,所以設計的諧振回路還要便于集成。在下文中,筆者提供了一種成功用于時鐘類消費電子芯片的實用高穩定性的32.768KHz諧振電路的設計。
晶體振蕩器基本上是一個具有負反饋的放大器,由于環路增益大于1且相位等于360度時,此時不需要外界的信號,自然就造成一穩定的振蕩信號,因此振蕩器的結構必須包括:A.在振蕩頻率下具有功率增益的主動元件。B.振蕩頻率的決定元件。C.振蕩振幅的限制,穩定元件。根據這一原則,目前以CMOS技術所做的石英振蕩器結構一般如圖1:
在圖1中,反相器結構的反相放大器加上偏置電阻Rb提供了功率增益,振蕩頻率的決定元件是外接晶振,C1和C2。而振蕩振幅則由反相放大器本身非線性特性確定,Rp,Rn為限流電阻。在元件的選擇方面,經過理論分析和參考其他設計經驗,我們得到一些設計準則。第一,C1和C2應該選擇值相同(一般8-12PF),考慮內嵌時,需剔除實際的一些雜散電容,如PAD電容,拉線電容等的影響,一般選擇反相放大器的柵端為外接可調電容端。第二,偏壓電阻Rb的選擇:Rb主要做放大器的自反饋用,因為放大器的輸入端與輸出端反向且操作在大信號下,為減小LOADINGEF2FECT及功耗,一般選擇Rb約10M-20M。為了減少空間,做法上由于不要求很精確的值,故多以CMOS方式來實現。第三,限流電阻Rp,Rn的選擇:Rp,Rn的值可說決定放大器的功率消耗及放大增益。當Rp,Rn小時,功率消耗大,但相對的放大增益也變佳,如此可改善起振時間。在CMOS實現中,即加大W/L比,則等效電阻小,起振快。但是,加大寬長比后,偏壓電阻Rb也變小,這樣會使得振蕩器穩定性受損。當穩定性和起振時間不可兼得,只好折衷了。另外,加快起振時間另一通常辦法是:將OSCO端電容做大,使得C1,C2電容不相等。
2 高穩定性的諧振回路的設計分析
在確定了一般的設計結構和設計原則后,我們采取了相應的措施來改進整個振蕩器的性能,如:外接調諧電容,偏壓電阻用CMOS來實現,提高諧振回路中的放大器的增益等。經過反復的調試,我們得到如圖2的設計電路。
在圖2中,由外接晶振的仿真模型,諧振回路和偏置基準電壓源三部分組成。外接晶振的仿真模型由C8,C9,R11,L0構成的復諧振等效模型代替,其精度完全滿足仿真需要,該電路有一個串聯諧振頻率ωq和一個并聯諧振頻率ωp。計算核實如下:由公式得 ωq=1Lq3Cq=147.22×0.5×10-12=205.8×103弧度/秒 ωp=1LqCq3C0Cq+C0=147.22×10-12×0.5×100100+0.5=206.3×103弧度/秒所以大約fq=ωq2π=205.8×1036.28=32.771KHzfp=ωp2π=205.8×1036.28=32.850KHz可見兩個諧振頻率只相差79Hz,精度足以滿足仿真需要。圖中的基準電壓源由M17,M18,M21,M22,R8組成,組態形式為一種對電源靈敏度很小的基準電壓源。該基準源提供與電源無關的基準電壓,它有兩個穩定工作點,為避免其進入零電流工作點,需對它加啟動電路。圖中M20,M19,M26，C4組成啟動電路。上電之初,C4兩端電壓不能突變,因而M20管導通,從而VDD通過M20啟動由M17,M18,M21,M22組成的基準電壓源。其準源穩定后通過鏡像電流源M17,M18輸出基準低電壓到M16,M19的柵極,使它們開始導通。M26管為有源電阻,做M19的負載,且電流從該支路對C4充電。當C4充電完成后,M20截止,從而基準源自主工作,也節省了功耗。至此,啟動電路的任務完成。這樣,該電路中余下的部分則承擔諧振回路的任務。在圖2中,OSCI和OSCO為外接晶振口,分別通過電容C11和C5掛接到VDD上,且C5=1753700fF=122.5PF,C11=1PF,這樣內嵌的“C2”大于了“C1”,有利于加快起振時間,并且OSCI外接調諧電容,可以調整“C2”和“C1”從而調整頻率精度。另外,OSCI和OSCO兩個外圍端口和地之間均加了二極管形式的NMOS管的端口保護電路,以防止端口出現過大電壓。二極管由NMOS管的柵源短接構成。在諧振回路中,CP01是振蕩控制邏輯信號。CP01=0時,諧振回路工作。CP01=1時,諧振回路停振。它的工作原理為:CP01為0時,M12管截止不影響放大器工作,且M3管截止,同時基準電壓通過放大器中的鏡像電流源對分壓回路上的M11提供偏壓,從而調節了作為了偏壓電阻之一的M8(Rbp)的柵壓,使其工作在線性區以利用其導通電阻。另外,M9作為偏壓電阻的對稱管(Rbn),其柵壓為高,也工作在線性區利用其導通電阻。這樣,M8,M9就組成了CMOS形式的偏壓電阻。這種形式的好處是:由于PMOS管和NMOS管的導通電阻隨VGS的變化正好相反,那么當外接條件變化時,兩者的導通電阻呈互補變化,從而綜合效果使得偏壓電阻Rb相對穩定。CP01為1時,M12管導通,從而強制使得放大器不工作,另外,通過分壓回路和CP01的作用,M8管和M9管都進入截止態。另一方面,我們設計的放大器不是通常的共源共柵反相放大器,而是采用共源反相放大器,圖中M4,M7和M5,M6分別組成兩個共源放大器,M4,M5分為放大管,M7,M6作為電流阱分為對應的負載,電流阱偏置由鏡像電流阱M10提供,而M15則為其提供了基準電流,其準電流的產生受從基準電壓源得到的穩定偏置電壓控制。在完成電路設計之后,我們需要進行仿真來驗證設計的效果。
3 仿真分析
在設定好寬長比后,調用CADENCE的ANALOGARTIST的spectre仿真工具進行仿真,MOS管模型是0.6um的模型,設置的參數值:r=800歐,s=700fF得到的仿真波形如圖3(略)。由波形可以看到,CP01為0時,OSC得到占空比為50%的方波,且由圖測量得周期T=30.6215us,則32.768KHz表晶的周期為1/32768=30.5176us。故兩者的誤差在可接受范圍內。另外,圖中的CKPI1和CKPI2分別是晶振頻率入口和非晶振頻率入口,可以看到CKPI1等于OSC,CKPI2保持低電平。在進一步的仿真中,可以看出本諧振回路能很好的配合外接32.768KHz的晶振,起振時間快,振蕩器工作穩定。限于篇幅,在此就不詳述了。在實際設計中,該振蕩器嵌入芯片后工作性能良好,能達到各項技術指標。
1 基本結構
由于以晶體振蕩器為核心的振蕩電路具有工作頻率很準,穩定,頻率僅與所選晶體器件的進度有關等諸多優點,從而在時鐘,監控等消費電子,軍工和通訊類芯片中得到極其廣泛的應用。但是,這種振蕩電路的工作性能的好壞不僅取決于晶體器件,而且與配合晶體工作的諧振回路的設計好壞息息相關。由于晶體器件一般外接,諧振回路一般內嵌在芯片內部,所以設計的諧振回路還要便于集成。在下文中,筆者提供了一種成功用于時鐘類消費電子芯片的實用高穩定性的32.768KHz諧振電路的設計。
晶體振蕩器基本上是一個具有負反饋的放大器,由于環路增益大于1且相位等于360度時,此時不需要外界的信號,自然就造成一穩定的振蕩信號,因此振蕩器的結構必須包括:A.在振蕩頻率下具有功率增益的主動元件。B.振蕩頻率的決定元件。C.振蕩振幅的限制,穩定元件。根據這一原則,目前以CMOS技術所做的石英振蕩器結構一般如圖1:
在圖1中,反相器結構的反相放大器加上偏置電阻Rb提供了功率增益,振蕩頻率的決定元件是外接晶振,C1和C2。而振蕩振幅則由反相放大器本身非線性特性確定,Rp,Rn為限流電阻。在元件的選擇方面,經過理論分析和參考其他設計經驗,我們得到一些設計準則。第一,C1和C2應該選擇值相同(一般8-12PF),考慮內嵌時,需剔除實際的一些雜散電容,如PAD電容,拉線電容等的影響,一般選擇反相放大器的柵端為外接可調電容端。第二,偏壓電阻Rb的選擇:Rb主要做放大器的自反饋用,因為放大器的輸入端與輸出端反向且操作在大信號下,為減小LOADINGEF2FECT及功耗,一般選擇Rb約10M-20M。為了減少空間,做法上由于不要求很精確的值,故多以CMOS方式來實現。第三,限流電阻Rp,Rn的選擇:Rp,Rn的值可說決定放大器的功率消耗及放大增益。當Rp,Rn小時,功率消耗大,但相對的放大增益也變佳,如此可改善起振時間。在CMOS實現中,即加大W/L比,則等效電阻小,起振快。但是,加大寬長比后,偏壓電阻Rb也變小,這樣會使得振蕩器穩定性受損。當穩定性和起振時間不可兼得,只好折衷了。另外,加快起振時間另一通常辦法是:將OSCO端電容做大,使得C1,C2電容不相等。
2 高穩定性的諧振回路的設計分析
在確定了一般的設計結構和設計原則后,我們采取了相應的措施來改進整個振蕩器的性能,如:外接調諧電容,偏壓電阻用CMOS來實現,提高諧振回路中的放大器的增益等。經過反復的調試,我們得到如圖2的設計電路。
在圖2中,由外接晶振的仿真模型,諧振回路和偏置基準電壓源三部分組成。外接晶振的仿真模型由C8,C9,R11,L0構成的復諧振等效模型代替,其精度完全滿足仿真需要,該電路有一個串聯諧振頻率ωq和一個并聯諧振頻率ωp。計算核實如下:由公式得 ωq=1Lq3Cq=147.22×0.5×10-12=205.8×103弧度/秒 ωp=1LqCq3C0Cq+C0=147.22×10-12×0.5×100100+0.5=206.3×103弧度/秒所以大約fq=ωq2π=205.8×1036.28=32.771KHzfp=ωp2π=205.8×1036.28=32.850KHz可見兩個諧振頻率只相差79Hz,精度足以滿足仿真需要。圖中的基準電壓源由M17,M18,M21,M22,R8組成,組態形式為一種對電源靈敏度很小的基準電壓源。該基準源提供與電源無關的基準電壓,它有兩個穩定工作點,為避免其進入零電流工作點,需對它加啟動電路。圖中M20,M19,M26，C4組成啟動電路。上電之初,C4兩端電壓不能突變,因而M20管導通,從而VDD通過M20啟動由M17,M18,M21,M22組成的基準電壓源。其準源穩定后通過鏡像電流源M17,M18輸出基準低電壓到M16,M19的柵極,使它們開始導通。M26管為有源電阻,做M19的負載,且電流從該支路對C4充電。當C4充電完成后,M20截止,從而基準源自主工作,也節省了功耗。至此,啟動電路的任務完成。這樣,該電路中余下的部分則承擔諧振回路的任務。在圖2中,OSCI和OSCO為外接晶振口,分別通過電容C11和C5掛接到VDD上,且C5=1753700fF=122.5PF,C11=1PF,這樣內嵌的“C2”大于了“C1”,有利于加快起振時間,并且OSCI外接調諧電容,可以調整“C2”和“C1”從而調整頻率精度。另外,OSCI和OSCO兩個外圍端口和地之間均加了二極管形式的NMOS管的端口保護電路,以防止端口出現過大電壓。二極管由NMOS管的柵源短接構成。在諧振回路中,CP01是振蕩控制邏輯信號。CP01=0時,諧振回路工作。CP01=1時,諧振回路停振。它的工作原理為:CP01為0時,M12管截止不影響放大器工作,且M3管截止,同時基準電壓通過放大器中的鏡像電流源對分壓回路上的M11提供偏壓,從而調節了作為了偏壓電阻之一的M8(Rbp)的柵壓,使其工作在線性區以利用其導通電阻。另外,M9作為偏壓電阻的對稱管(Rbn),其柵壓為高,也工作在線性區利用其導通電阻。這樣,M8,M9就組成了CMOS形式的偏壓電阻。這種形式的好處是:由于PMOS管和NMOS管的導通電阻隨VGS的變化正好相反,那么當外接條件變化時,兩者的導通電阻呈互補變化,從而綜合效果使得偏壓電阻Rb相對穩定。CP01為1時,M12管導通,從而強制使得放大器不工作,另外,通過分壓回路和CP01的作用,M8管和M9管都進入截止態。另一方面,我們設計的放大器不是通常的共源共柵反相放大器,而是采用共源反相放大器,圖中M4,M7和M5,M6分別組成兩個共源放大器,M4,M5分為放大管,M7,M6作為電流阱分為對應的負載,電流阱偏置由鏡像電流阱M10提供,而M15則為其提供了基準電流,其準電流的產生受從基準電壓源得到的穩定偏置電壓控制。在完成電路設計之后,我們需要進行仿真來驗證設計的效果。3 仿真分析
在設定好寬長比后,調用CADENCE的ANALOGARTIST的spectre仿真工具進行仿真,MOS管模型是0.6um的模型,設置的參數值:r=800歐,s=700fF得到的仿真波形如圖3(略)。由波形可以看到,CP01為0時,OSC得到占空比為50%的方波,且由圖測量得周期T=30.6215us,則32.768KHz表晶的周期為1/32768=30.5176us。故兩者的誤差在可接受范圍內。另外,圖中的CKPI1和CKPI2分別是晶振頻率入口和非晶振頻率入口,可以看到CKPI1等于OSC,CKPI2保持低電平。在進一步的仿真中,可以看出本諧振回路能很好的配合外接32.768KHz的晶振,起振時間快,振蕩器工作穩定。限于篇幅,在此就不詳述了。在實際設計中,該振蕩器嵌入芯片后工作性能良好,能達到各項技術指標。
正在載入評論數據...
相關資訊
- [2012-04-05]簡單晶振檢驗器
- [2012-04-05]晶振類別詳解
- [2012-04-05]晶振老化
- [2012-04-05]晶振寄生響應
- [2012-04-05]晶振行業向小型化方向發展
- [2012-04-05]高振動石英晶振
- [2012-04-29]高精密石英振蕩器將引領晶振行業...
- [2012-04-30]SMD晶振的主要市場體現在汽車電...
